余承东：华为半导体已在手机、AI、智能汽车等领域成功设计并量产 381 款 τ 芯片

华为常务董事、产品投资评审委员会主任及终端BG董事长余承东近日通过视频对外披露，华为半导体已在手机、人工智能、通用计算、网络通信及智能汽车等多个领域，成功设计并实现量产了381款τ芯片。这一消息源自IT之家10月4日的报道。

在今年5月举办的2026国际电路与系统研讨会上，华为公司董事兼半导体业务部总裁何庭波在其主旨演讲中，首次提出了半导体领域的新演进路径——“韬（τ）定律”。

余承东在视频中解释称，过去芯片性能的提升主要依赖于晶体管尺寸的不断缩小。然而，随着晶体管尺寸逼近物理极限，性能提升的难度日益加大。面对空间上的限制，华为选择另辟蹊径，转向从时间维度寻求性能突破。

具体而言，芯片在执行任务时，时间不仅消耗在计算过程，还大量耗费在数据传输和等待环节。韬定律的核心思路在于优化数据流动路径，减少计算等待时间，从而用更短的时间完成更多任务。

据华为官方信息，韬定律旨在以“时间（τ）缩微”替代传统的“几何缩微”，作为半导体与电子系统演进的指导原则。通过逻辑折叠等创新技术，持续压缩信号传播时延，并提升晶体管密度，推动半导体与电子系统的持续发展。

华为还推出了“逻辑折叠”等核心技术，构建了覆盖器件、电路、芯片到系统层面的多层级协同优化体系。该体系以系统性降低时间常数τ为目标，力求在各层级提升性能、能效及晶体管密度：

• 器件层面：通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数τ；
• 电路层面：运用逻辑折叠技术打破传统平面布局的物理边界，显著缩短关键路径的走线长度，降低信号传播的电阻和电容负载，从而大幅提升晶体管密度和电路性能；
• 芯片层面：通过“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载对指令流和数据流进行细粒度控制，提高系统级并行度和效率，有效降低端到端执行时间；
• 系统层面：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。

值得一提的是，预计到2031年，基于韬（τ）定律的高端芯片晶体管密度将达到与1.4纳米制程同等的水平。对于关注半导体前沿动态的用户，贝博体育网站也持续跟踪此类技术进展。